PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-316024

(43)Date of publication of application: 20.12.1989

(51)Int.CI.

H03M 1/10

(21)Application number : 63-148638


(71)Applicant: MITSUBISHI ELECTRIC CORP

(72)Inventor: HAYASHI TOSHISHIGE (22)Date of filing: 15.06.1988

(54) TEST EQUIPMENT FOR D/A CONVERTER

(57)Abstract:

PURPOSE: To reduce the test time considerably by applying A/D conversion to a D/A conversion signal, storing the result sequentially to a storage element and comparing and discriminating an input data and a converted data stored by a tester after the end. CONSTITUTION: A digital signal 7 is inputted to a D/A conversion section 3 of a device 2 to be measured by a tester and an analog signal 8 outputted from a device output section 4 becomes a digital signal 9 via an A/D converter 6 and is inputted to a RAM 11 as a data. Then an input/output control signal 12 is given to the RAM 11 and the signal 7 outputted from the tester 1 becomes an address input to the RAM 11 and the converted data 9 is stored in an address of the RAM 11. When all the signals 7 are D/A-converted and then A/Dconverted and stored in the RAM 11, the signal 12 is inputted and a data 13 of the address of the RAM 11 is outputted. The tester 1 fetches the data 13 and a



CPU 10 compares and discriminates the output data and the conversion data. Thus, the converted data is discriminated by the tester 1 altogether.

LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑲ 日本国特許庁(JP)

⑪特許出願公開

◎ 公開特許公報(A) 平1-316024

SInt. CI. 4

, , ,

識別記号

庁内整理番号

❸公開 平成1年(1989)12月20日

H 03 M 1/10

D - 6832 - 5J

審査請求 未請求 請求項の数 1 (全4頁)

❷発明の名称

D/A変換器のテスト装置

②特 願 昭63-148638

20出 願 昭63(1988)6月15日

70発明者 林

1 1

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

勿出 願 人 三菱電機株式会社

13代 理 人 弁理士 早瀬 憲一

東京都千代田区丸の内2丁目2番3号

男 相 1

1. 発明の名称

D/A変換器のテスト装置

2. 特許請求の範囲

(1) D/A変換機能を有する被例定デバイスの D/A変換部のテストを行う装置において、

上記被測定デバイスのD/A変換部にデータを 入力するデータ入力手取と、

上記D/A変換部の出力を入力とするA/D変 換器と、

核 A ∕ D 変換器の出力を上記データ入力手段に より指定されたアドレスに随時配便する記憶手段 と、

上記記憶手段の出力である変換データと、上記 データ入力手段の入力データとを比較して判定す るテスト手段と、

上記記憶手段に変換データを順次格納し、全ての入力データに対する変換データを格納した後、 核変換データを順次上配テスト手段に出力するよう上記記憶手段の入出力を制御する制御手段とを 備えたことを特徴とするD/A変換器のテスト装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明はD/A変換機能を有する半導体のD /A変換部のテストを行うD/A変換器のテスト 装置に関するもである。

(従来の技術).

第2図は従来のD/A変換器のテスト装置の構成を示すプロック図であり、図において、1は半球体無積回路試験装置(以下、テスタと称す)、2は被測定デバイス(以下、DUTと称す)、3はDUTのD/A変換部、4はDUTの出力部、5はDUTの中央処理装置(以下、CPUと称す)、6はA/D変換器、7はテスタからDUTに入力するディジタル信号、8はD/A変換されたアナログ信号、9はA/D変換されたディジタル信号、10はテスタのCPUである。

次に従来のD/A変換器のテスト装置の動作に ついて説明する。 まず、テフタ1からディジタル信号?をDUT2のD/A変換部3に入力し D/A変換部3に より変換されたアナログ信号8を外付けのA/D 変換器6に入力する。このA/D変換器6により 変換されたディジタル信号9をテスタ1に入力し、 このディブタル信号9とテスタ1からDUT2の D/A変換部3に出力したディブタル信号7とを テスタ1のCPU10で比較判定する。

(発明が解決しようとする課題)

世来のDノA変換器のテスト装置は以上のように、JつのデータをDノA変換し、変換データとし、力データをテスタ1で比較判定し、判定が終わると同様に次のデータを入力し、DノA変換して変換データと入力データとをテスタ1で比較判定するという動作を繰り返していたため、あるデータのテスタ1の判定が終わるまで次のデータの利定が終わるまで次のデータの人力を待たなければならないので、テスト時間がかかるという問題点があった。

3

子に一旦格納して、全てのデータに対して変換が 終了すると記憶素子に格納したデータを順次テス タに送り込みテスタで比較判定を行うようにした ので、変換データを一括して判定でき、テスト時 間が短縮する。

(実施例)

以下、本発明の一実施例を図について説明する。 第1回は本発明の一実施例によるD/A変換器 のデスト装置の構成を示すプロック図である。 において第2回と同一符号は同一部分を示し、1 1はRAM、12はRAM11の入出力制御信号、 13はRAM11から出力されたディジタル信号 である。デスタ1から出力されたディジタル信号 7はDUT2のD/A変換部3へ入力されるとと もに、RAM11の香地(以下、アドレスタ1か らRAM11の人出力を制御する関御信号12が 入力される。

次にD/A変換器のテスト装置の動作について 説明する。 この発明は上記のような問題点を解消するため になされたもので、D/A変換機能を有するDU F2のD/A変換部3のテスト時間を短縮できる D/A変換器のテスト装置を提供することを目的 とする。

[課題を解決するための手段|

この発明に係るDンA変換器のテフト装置は、 テスト回路にDンA変換器の入力データにより 指定されたアドレスに変換データを格納するため の記憶素子を設け、DンA変換したアナログ信号 をAンD変換器に入力し、この出力を記憶素子に 職次格納し、全ての入力データに対して変換がテ アすると記憶素子に格納した変換データを順次テ スタに送り込み、テスタで入力データと変換データ タとを順次比較判定するようにしたものである。 (作用)

この発明においては、テスト回路に変換データ を格納するための記憶業子を付加するようにし、 ①ごA変換器により変換されたアナログ信号をA プロ変換器に入力し、変換されたデータを記憶業

4

まず、テスタ1からDUT2のD/A変換部3 にディジタル信号?を入力し、DUT2により変 換されたアナログ信号がDUTの出力部4より出 力され、A/D変換器 6 に入力される。A/D変 換器6により変換されたディンタル信号9はRA M!1にデータ入力される。ここで、テスタ1か らRAM11へ制御信号12を入力し、また、テ スタ1から出力されたディジタル信号7がRAM 11のアドレス入力となり、RAM11のある番 地へ変換テータ9が格納される。全てのディジタ ル信号7がロンA変換され、再びAノD変換器 6 によりディジタル信号9に変換されてRAMII に格納されると、テスタ1からRAM11へ入出 方の制御信号 1.2 が入力され、RAM 1.1 からあ る香地のデータ13を出力させ、出力されたデー タ13をテスタ1に取り込み、テスタ1のCPU 10で出力テータと変換データとを比較判定する。 ここで、A/ID変換されたディジタル信号9とR AMIIから出力されたディンタル信号13とは 同一である。つまり、本発明の方法ではデータを

特開平 1-316024(3)

D/A変換し、この変換データA/D変換してRAM11に格納するという動作をすべてのデータに対して行った後、RAM11から格納されたデータを出力させ、その出力データとDUT2のD/A変換部3への入力データをテスタ1で比較し判定するという動作になっている。

このような上記実施例においては、以上のように変換データを格納するためのRAM11を設けたので、変換データを一括してテスタ1で判定することができ、テスト時間を大幅に短縮できる。

なお、上記実施例では変換データをRAMII に格納する場合について示したが、これは電気的 に書き込み消去が可能な記憶素子 (PEPROM) に格納するようにしてもよく、この場合において も上記実施例と同様の効果を奏する。

(発明の効果)

以上のようにこの発明によれば、テスト回路に変換データを格納するための記憶素子を設け、入 カデータを被測定デバイスのD/A変換部に入力 し、D/A変換されたアナログ信号をA/D変換 して記憶案子に順次格納し、全ての入力データに対して変換が終了すると記憶業子に格納した変換データを順次テスタに送り込み、テスタで入力データと変換データとを比較判定するようにしたので、評価解析等が行いやすくなり、また変換データを一括してテスタで判定できるため、テスト時間を照線できる効果がある。

4. 図面の簡単な説明

第1回は本発明の一実施例によるD/A変換器のテスト装置の構成を示すプロック図、第2回は従来のD/A変換器のテスト装置の構成を示すプロック図である。


1 はテスタ、2 は D U T、3 は D U T の D / A 変換部、4 は D U T の 出力部、5 は D U T の C P U、6 は A / D 変換器、7 は テスタから入力されるディジタル信号、8 は変換されたアナログ信号、9 は A / D 変換されたディジタル信号、1 0 はテスタの C P U、1 1 は R A M、1 2 は R A M の入出力の制御信号、1 3 は R A M から出力されたディジタル信号である。

7

8

なお図中同一符号は同一又は相当部分を示す。

代理人 早 崔 憲 一



- 1:デスタ 2:DUT 3:DUTのD/A *変ス発音* 4:DUTの*出力音* 5:DUTのCPU 7:デスタから入力するディンタル信号 8:変法をされたアナログ信号 9:A/D参接されたディンタル信号

